前回までで、ほぼほぼ高効率DCDCコンバータはできたのだが、実は、言及していない改良点がもう一つある。
初期型では、電圧センサ、電流センサの出力(トランジスタのコレクタ)は、555出力に接続されていた。しかし、改良型は、リセット端子に接続されている。LMC555のデータシートを見ると、リセットの動作について詳しく言及しておらず、リセット後の再起動の動作について詳細が分からない。
初期型では、555生成のクロック周期は変化させず、電圧超過時に強制的にクロックを停止に引っぱる仕組みになっていた。一方、改良型では、クロック信号に接続せずに、555にリセットをかけることでクロック停止させている。どう違うか。
初期型では、60kHz程度に設定したクロック周波数は変えることができない。一方、改良型では、クロックのHiヂューティの途中で電圧を超えると、その時点でリセットがかかり、電圧が下がったらリスタートするため、見かけ上、クロックが早くなっているように見えるのではなかろうか。前回紹介した最終版のクロック写真を見てみよう。
周期は4.5μs程度なので、周波数は220kHz程度だ。555の周辺回路では、概ね60kHzデューティ55%で発信することを確認しているので、それよりもずっと短周期になっていることが分かる。リセット端子をこうして利用すると、固定的な発振周波数をフィードバック系によってより短周期で動作させることができるようだ。これは役に立ちそうなノウハウとして記憶にとどめておこう。
こうして、D2が不要な回路として最終版とする。R13とRV1を変えることで、出力電圧の設定範囲を変えることができる。出力電圧5～35Vであれば、この回路で対応できそうだ。ただし、FETは3A程度までの容量のため、それ以上の電流を流す場合にはFETをもっと大容量のものに変更する必要がある。そうすると、スピードアップコンデンサC7もFETとCissに応じて変更する必要がある。
回路が確定したため、基板を起こして10枚ほど作り、安定性、再現性などの評価に進むこととしよう。